65 nanométeres Intel lapkák

A következő generációs chipgyártó technológiák jelentős mérföldkövéhez ért az Intel. A vállalat teljesen működőképes 70 megabites SRAM chipeket épített, több mint félmilliárd tranzisztorral, a világ legfejlettebb 65 nanométeres gyártási eljárásával. Moore törvénye tehát tovább él, az Intel kétévente megújíthatja gyártási technológiáját.

Az új 65 nanométeres gyártási technológiában (egy nanométer a méter egy-milliárdnyi része) lévő tranzisztorok 35 nm-es hosszúságú kapukkal rendelkeznek (amely be és kikapcsolja a tranzisztort), amelyek hozzávetőlegesen 30 százalékkal kisebbek, mint a 90 nm technológia esetén. Összehasonlításként: 100 ilyen kapu egy emberi vörösvérsejt átmérőjével megegyező nagyságú. Az új gyártási technológia megnöveli az egy chipbe sűrített apró tranzisztorok számát, így megteremti az Intel számára azt az alapot, melyre a jövő többmagos processzorait építheti, illetve amely által következő generációs termékeibe további innovatív képességeket építhet, beleértve a virtualizációt és a fejlettebb biztonsági lehetőségeket. Az Intel új 65 nanométeres gyártási eljárása – mely előreláthatólag 2005-ben kerül bevezetésre – emellett számos egyedülálló energiatakarékos és teljesítménynövelő tulajdonságot is biztosít.

2003. novemberében az Intel bejelentette, hogy 65 nanométeres gyártási technológiával készítette el 4 megabites SRAM-jait. Azóta a vállalat több teljes funkcionalitású 70 megabites SRAM-ot épített ezzel az eljárással egy nagyon apró, mindössze 110 mm2-es területre. A kis SRAM cellák lehetővé teszik a nagyobb gyorsítótárak processzorokhoz való integrációját, amely által nő a teljesítmény. Minden SRAM memóriacella hat tranzisztorból áll egy 0,57 µm2-es területen. Néhány 10 millió tranzisztor elfér egy csupán egy négyzetmilliméteres helyre, amely nagyjából egy golyóstoll hegyének nagyságával egyezik meg.

Új fogyasztáscsökkentő képességek a 65 nm-es gyártási technológiában Moore törvénynek megfelelően az egy chipben lévő tranzisztorok száma nagyjából minden második évben megduplázódik, amely új képességeket, megnövekedett teljesítményt és csökkentett tranzisztoronkénti költséget jelent. Ahogy a tranzisztorok egyre kisebbé válnak, a teljesítmény és a hőeloszlatás egyre inkább fejlődik. Ennek eredményeként az új technikák és struktúrák bevezetésekor ezen folyamat folytatása elkerülhetetlen. Az Intel az integrált energiatakarékos képességekkel próbál megfelelni ezen kihívásoknak a 65 nm-es technológia bevezetésekor. Ezen tulajdonságok kritikusak az energiagazdaságos számítástechnikához és a jövő kommunikációs termékeihez.

Az Intel feszített szilícium technológiáját – melyet először a 90 nm-es eljárás során használtak – a 65 nm-es technológiában is továbbfejlesztette. A feszített szilícium második generációja 10-15 százalékkal növeli a tranzisztorok teljesítményét, a szivárgás növekedése nélkül. Adott teljesítmény mellett a tranzisztorokban létrejövő szivárgás a 90 nm-es tranzisztorokhoz képest negyedére csökkent. Ennek eredményeként az Intel 65 nm-es eljárásához használt tranzisztorok megnövekedett teljesítményt nyújtanak, jelentős szivárgásemelkedés nélkül (a nagyobb szivárgási áram nagyobb hőtermelést eredményez). Ezen tranzisztorai csökkentett kapuhosszúsággal (gate) rendelkeznek, és a kapuoxid (gate oxide) vastagsága 1,2 nanométer, amely által nő a teljesítmény, illetve csökken a kapu kapacitása. A csökkentett kapacitás végső soron csökkenti a chip aktív fogyasztását. Az új technológia segítségével nyolcrétegű alkatrészek állíthatók elő réz alapú átkötésekkel, illetve alacsony k-együtthatójú dielektrikummal, így a chipen belül nő a jelek gyorsasága, illetve csökken az energiaigény. Az Intel emellett „alvó tranzisztorokat” is beépített a 65 nm-es SRAM-okba. Az alvó tranzisztorok lezárják a SRAM nagyobb építőkockáihoz irányuló áramot, amikor ezek nincsenek használva; így jelentős chip energiaigény-igény forrást küszöböl ki. Ezen tulajdonság különösen előnyös az akkumulátoros eszközök, különösen a laptopok számára.

Az Intel 65 nm-es félvezető eszközeit a vállalat hillsborói fejlesztési üzemében (röviden D1D) gyártják, ahol a gyártástechnológiát kifejlesztették. A vállalat 65 nm-es technológiájáról további részletek kerülnek nyilvánosságra a San Francisco-i IEEE International Electron Devices Meeting – találkozó alkalmával, december 12. és 15. között.